職位描述
該職位還未進行加V認證,請仔細了解后再進行投遞!
1、 根據研發任務需求,進行數字邏輯電路設計,通訊物理層芯片開發;
2、與項目團隊一起完成產品總體方案制定;
3、獨立進行FPGA單元架構設計,完成FPGA系統仿真及驗證,撰寫FPGA單元架構設計文檔及其技術規格書;
4、協助其他工程師完成項目轉產所需工作任務;
5、代碼設計、開發及維護,分析并解決開發過程中的問題,FPGA的資源及時序優化;
6、對新產品進行技術調研和論證、對新技術進行預研。
任職要求:
1、電子、通信、計算機等相關專業,統招本科及以上學歷(學歷硬性要求);
2、1年以上開發工作經驗,1-3個以上產品完整開發經歷;
3、熟悉Verilog/VHDL等硬件編程語言,具有較為復雜的邏輯設計經驗;
4、熟悉ALTERA FPGA內部結構,熟悉相關開發工具和流程;
5、對時序約束、區域約束等有一定的經驗,具有系統驗證和調試經驗,能夠根據設計目標確定仿真驗證和調試測試方案;
6、具有PCIE、DDR、網口、USB等開發經驗者優先;
7、具有良好的技術文檔編寫能力及代碼風格;
8、具有優秀的團隊合作意識,良好的溝通和協調能力
9、英語良好。
2、與項目團隊一起完成產品總體方案制定;
3、獨立進行FPGA單元架構設計,完成FPGA系統仿真及驗證,撰寫FPGA單元架構設計文檔及其技術規格書;
4、協助其他工程師完成項目轉產所需工作任務;
5、代碼設計、開發及維護,分析并解決開發過程中的問題,FPGA的資源及時序優化;
6、對新產品進行技術調研和論證、對新技術進行預研。
任職要求:
1、電子、通信、計算機等相關專業,統招本科及以上學歷(學歷硬性要求);
2、1年以上開發工作經驗,1-3個以上產品完整開發經歷;
3、熟悉Verilog/VHDL等硬件編程語言,具有較為復雜的邏輯設計經驗;
4、熟悉ALTERA FPGA內部結構,熟悉相關開發工具和流程;
5、對時序約束、區域約束等有一定的經驗,具有系統驗證和調試經驗,能夠根據設計目標確定仿真驗證和調試測試方案;
6、具有PCIE、DDR、網口、USB等開發經驗者優先;
7、具有良好的技術文檔編寫能力及代碼風格;
8、具有優秀的團隊合作意識,良好的溝通和協調能力
9、英語良好。
工作地點
地址:武漢江岸區石橋一路5號


職位發布者
陳志鑫HR
武漢征原電氣有限公司

-
交通·運輸·物流
-
200-499人
-
私營·民營企業
-
石橋一路5號征原電氣